一種實(shí)時(shí)信號(hào)處理系統(tǒng)的研究和實(shí)現(xiàn)

來源：互聯(lián)網(wǎng)   發(fā)布日期：2011-09-29 17:27:26   瀏覽：6362次  

作者：西安電子科技雷達(dá)信號(hào)處理國(guó)家重點(diǎn)實(shí)驗(yàn)室吳令宇 羅豐 吳順君   

引言

近年來，實(shí)時(shí)信號(hào)處理的要求越來越高，所用系統(tǒng)要求具有處理大量數(shù)據(jù)的能力，這就要求系統(tǒng)硬件要達(dá)到很高的運(yùn)算速度，并且軟件處理程序也要盡可能優(yōu)化，以保證系統(tǒng)的實(shí)時(shí)性。本文基于FPGA和ADSP-TS101S所實(shí)現(xiàn)的一種高速數(shù)據(jù)并行處理系統(tǒng)，可以進(jìn)行實(shí)時(shí)連續(xù)波和脈沖波的處理，并將連續(xù)波的頻譜和脈沖波脈沖幅度信息、脈前時(shí)刻、脈寬及載頻打包輸出。整個(gè)系統(tǒng)的輸出延時(shí)被控制在1ms之內(nèi)。

系統(tǒng)任務(wù)及系統(tǒng)結(jié)構(gòu)

系統(tǒng)任務(wù)

系統(tǒng)頻譜分析電路組成結(jié)構(gòu)如圖1所示。前端輸入為高頻寬帶模擬信號(hào)經(jīng)過數(shù)字化采樣后得到的數(shù)字信號(hào)。系統(tǒng)主要完成的任務(wù)是對(duì)該數(shù)字信號(hào)進(jìn)行實(shí)時(shí)處理，并識(shí)別出高頻寬帶模擬信號(hào)為連續(xù)波還是脈沖波。如為連續(xù)波，系統(tǒng)計(jì)算出它的頻率，并輸出其頻譜；如為脈沖波，系統(tǒng)計(jì)算出它的脈沖寬度和脈載頻，并把載頻與時(shí)域中的脈沖前沿時(shí)刻信息、寬度信息及幅度信息對(duì)應(yīng)起來，傳送給后面的系統(tǒng)進(jìn)行處理。

系統(tǒng)先對(duì)輸入的數(shù)字信號(hào)進(jìn)行電平轉(zhuǎn)換，然后進(jìn)行正交變換。接下來開始對(duì)信號(hào)進(jìn)行頻域處理，并以1.92μs為最小時(shí)段輸出其頻譜，同時(shí)進(jìn)行預(yù)處理和連續(xù)波／脈沖波判別。對(duì)連續(xù)波，將各小時(shí)段的信號(hào)頻譜進(jìn)行綜合處理后輸出其頻譜。對(duì)脈沖波，確定其脈沖前延時(shí)刻和脈沖后延時(shí)刻，從而確定其脈沖寬度，接著將脈沖幅度、后延時(shí)刻及寬度進(jìn)行數(shù)據(jù)合成，之后再結(jié)合各個(gè)小時(shí)段的頻譜進(jìn)行綜合處理，最終將脈沖幅度信息、脈沖前延時(shí)刻、寬度及載頻打包輸出。

系統(tǒng)結(jié)構(gòu)

該信號(hào)并行處理系統(tǒng)結(jié)構(gòu)框圖如圖2所示。

該系統(tǒng)主要由1片F(xiàn)PGA和11片TS101系列的DSP構(gòu)成。FPGA首先將16位高速ADC采集進(jìn)來的數(shù)據(jù)預(yù)處理后拼

由圖2可以看出，TS0、TS1、TS2(第1組)和TS3、FS4、TS5(第2組)以及TS6、TS7、TS8(第3組)在結(jié)構(gòu)上為完全相同的三部分，且所進(jìn)行的工作也完全相同，都需將處理完的數(shù)據(jù)通過鏈路口送給TS9和TS10。接著由TS9和TS10進(jìn)行綜合比較，最后再通過鏈路口將處理結(jié)果送給后級(jí)板，并將結(jié)果分為3組，可進(jìn)行相同的處理。每片TS101S只有4個(gè)鏈路口，因此TS9和TS10只能提供3個(gè)鏈路口給TS0～FS8，TS0的數(shù)據(jù)通過TS2的鏈路口中轉(zhuǎn)給TS9和TS10，TS1的數(shù)據(jù)也通過TS2的鏈路口中轉(zhuǎn)給TS9和TS10，其它兩組與第1組處理方法相同。<

贊助本站